Micron Siapkan DRAM Generasi Baru Menggunakan Wafer Bonding dan Teknologi High NA EUV
Micron Technology memperkenalkan strategi pengembangan memori DRAM generasi baru dengan mengandalkan wafer bonding dan teknologi litografi High Numerical Aperture Extreme Ultraviolet atau High NA EUV. Rencana tersebut menjadi bagian dari upaya perusahaan mempertahankan peningkatan kepadatan memori ketika proses miniaturisasi semikonduktor semakin menghadapi keterbatasan fisik. Dalam perkembangan TEKNOLOGI industri chip, pendekatan ini membuka peluang peningkatan kapasitas, efisiensi energi, dan kemampuan pemrosesan data. Micron juga menyiapkan arsitektur memori tiga dimensi serta solusi memori berkecepatan tinggi untuk mendukung kebutuhan kecerdasan buatan, pusat data, dan perangkat komputasi generasi mendatang.
Peta Jalan Micron untuk Meningkatkan Kemampuan Memori Semikonduktor
Perusahaan pengembang DRAM dan NAND menjelaskan arah inovasi memori generasi berikutnya melalui presentasi teknologi perusahaan yang berlangsung pada 21 Oktober 2026. Pada kesempatan itu, Scott DeBoer selaku President dan Chief Technology and Products Officer Micron menguraikan pendekatan perusahaan dalam memperbesar kapasitas penyimpanan memori. Langkah pengembangan yang cukup menonjol adalah tidak melanjutkan arsitektur sel DRAM 4F² sebagai jalur utama miniaturisasi. Melalui strategi alternatif, Micron memusatkan pengembangan pada arsitektur 6F² dengan pemanfaatan metode penggabungan wafer dan penelitian DRAM bertumpuk. Strategi tersebut memperlihatkan pentingnya keseimbangan antara biaya manufaktur, kompleksitas produksi, dan peningkatan kinerja memori.
Langkah inovasi Micron muncul seiring meningkatnya kebutuhan memori untuk pengolahan data berskala besar. Dalam sistem komputer modern, DRAM berfungsi sebagai bagian penting dalam memfasilitasi pertukaran data antara prosesor dan memori. Ketika aplikasi semakin kompleks, produsen semikonduktor berupaya menciptakan chip yang menawarkan kapasitas memori semakin besar tanpa meningkatkan konsumsi energi secara berlebihan. Walaupun permintaan semakin besar, mengurangi dimensi komponen penyusun sel memori menghadapi hambatan fisik yang semakin besar. Sebagai jawaban terhadap tantangan tersebut, Micron mengembangkan strategi manufaktur bertahap agar kemampuan DRAM terus berkembang.
Peran Wafer Bonding dalam Meningkatkan Kepadatan Semikonduktor
Salah satu teknologi utama adalah wafer bonding, yaitu proses penggabungan dua wafer semikonduktor atau lebih untuk menggabungkan komponen dalam satu sistem. Untuk produksi semikonduktor modern, pendekatan ini dapat memungkinkan pemisahan beberapa fungsi rangkaian sebelum komponen dirangkai menjadi satu. Pendekatan penyambungan ini dapat menghadirkan fleksibilitas desain yang lebih beragam dibandingkan dengan sejumlah pendekatan manufaktur konvensional. Walaupun potensinya menjanjikan, Micron belum menjelaskan secara terperinci bagaimana wafer bonding akan diterapkan pada arsitektur DRAM 1-epsilon. Karena informasi teknisnya masih terbatas, besarnya peningkatan yang dihasilkan belum dapat dipastikan.
Micron merencanakan penerapan wafer bonding pada node DRAM 1ε atau 1-epsilon, yang diposisikan setelah generasi 1δ. Proses produksi berikutnya termasuk dalam peta jalan pengembangan memori planar Micron. Dalam pengembangan semikonduktor, wafer bonding menawarkan peluang peningkatan penggunaan area chip melalui penataan fungsi rangkaian yang lebih fleksibel. Walaupun memiliki potensi besar, penggunaannya harus memperhatikan ketepatan penyelarasan wafer, integritas antarmuka material, dan efisiensi proses manufaktur. Ketidaksempurnaan pada permukaan wafer bisa berdampak terhadap fungsi sirkuit maupun jumlah chip yang dapat digunakan. Oleh sebab itu, pengembangan wafer bonding bergantung pada pengendalian proses yang ketat, tetapi juga optimalisasi biaya manufaktur.
Kemampuan Litografi Generasi Baru untuk Memperluas Miniaturisasi Memori
Tidak hanya berfokus pada integrasi wafer, Micron juga menyiapkan penggunaan High NA EUV untuk generasi proses DRAM berikutnya. High NA EUV merupakan metode pencetakan pola semikonduktor yang dirancang untuk menghasilkan pola dengan dimensi semakin kecil. Jika dibandingkan dengan litografi EUV standar, teknologi ini memanfaatkan kemampuan pemfokusan cahaya yang lebih tinggi. Perubahan tersebut membantu memperkecil ukuran fitur yang digunakan dalam struktur semikonduktor. Melalui kemampuan tersebut, High NA EUV menawarkan jalur pengembangan untuk meningkatkan kepadatan rangkaian memori.
Berdasarkan strategi manufaktur perusahaan, High NA EUV menjadi bagian dari pengembangan generasi 1ζ atau 1-zeta dan node lanjutan setelahnya. Pendekatan litografi tersebut dapat memberikan kemampuan tambahan bagi pengembangan DRAM dengan ukuran pola semakin kecil. Meski memiliki keunggulan teknis, adopsi sistem pencetakan beresolusi tinggi membutuhkan investasi sangat besar. Di luar kebutuhan investasi perangkat, produsen chip wajib memperhitungkan produktivitas manufaktur, stabilitas proses pencetakan, dan kesesuaian dengan tahapan produksi lainnya. Sebagai bagian dari penelitian jangka panjang, Micron melakukan kolaborasi dengan Albany NanoTech untuk meneliti teknologi litografi lanjutan. Namun, jadwal produksi massal High NA EUV untuk DRAM Micron belum ditetapkan secara terbuka.
Tahapan Pengembangan Memori Micron untuk Komputasi Masa Depan
Dalam peta jalan teknologinya, Micron memposisikan generasi 1γ atau 1-gamma sebagai salah satu fondasi utama. Node tersebut sudah digunakan dalam manufaktur berskala besar. Setelah generasi tersebut, Micron merencanakan node 1δ atau 1-delta yang dijadwalkan mengalami peningkatan produksi pada paruh kedua 2027. Perusahaan memperkirakan, generasi tersebut memberikan kenaikan kepadatan bit pada kisaran dua puluhan persen dibandingkan 1-gamma. Peningkatan tersebut diharapkan menghadirkan kapasitas memori lebih besar dalam luas silikon yang sebanding. Meskipun demikian, realisasi keuntungan tersebut tetap bergantung pada proses pengembangan dan kualitas chip yang berhasil diproduksi.
Dalam rencana teknologi berikutnya, Micron memperluas penelitian menuju 1-epsilon dengan dukungan teknologi wafer bonding. Untuk tahap berikutnya, perusahaan mulai mengeksplorasi node 1-zeta dan 1-eta yang mengandalkan kombinasi teknologi litografi lanjutan. Tidak terbatas pada pengurangan ukuran struktur konvensional, Micron juga menyiapkan jalur penelitian 3D DRAM melalui generasi 3D1 dan 3D2. Teknologi tiga dimensi dapat menjadi alternatif untuk meningkatkan kapasitas melalui pemanfaatan dimensi ketiga pada chip. Walaupun telah masuk peta jalan, Micron belum mengumumkan tanggal produksi massal 3D DRAM. Tahapan komersialisasinya akan mempertimbangkan biaya, kompleksitas manufaktur, dan keunggulan performa yang dapat dicapai.
Peran Inovasi Micron dalam Pengembangan Memori Berkecepatan Tinggi
Inovasi teknologi memori terbaru berperan penting dalam mendukung sistem kecerdasan buatan yang membutuhkan kapasitas besar. Dalam lingkungan server AI, kinerja memori memengaruhi kecepatan pertukaran informasi. Ketika model AI semakin kompleks, kebutuhan terhadap akses data berkecepatan tinggi menjadi semakin penting. Untuk mendukung perkembangan ini, Micron memperluas penelitian produk memori seperti HBM5, vertical high-bandwidth memory atau vHBM, dan vertical edge inference memory atau vEIM. Pengembangan produk tersebut mencerminkan perhatian perusahaan yang tidak hanya meningkatkan kepadatan penyimpanan, tetapi juga menyesuaikan performa dengan kebutuhan pemrosesan.
Pendekatan menarik dalam peta jalan Micron adalah vHBM, yaitu arsitektur memori bertumpuk secara vertikal di atas prosesor. Dibandingkan dengan susunan HBM tradisional, vHBM berupaya mengurangi jarak fisik pertukaran informasi. Secara konseptual, pendekatan ini membuka peluang efisiensi komunikasi yang lebih baik. Namun demikian, penempatan memori langsung di atas prosesor menghadirkan tantangan pengelolaan panas. Sebagai bagian dari strategi produk, Micron menyiapkan vEIM yang dirancang untuk mendukung komputasi AI pada perangkat tepi. Sasaran generasi pertama vEIM mencakup bandwidth sekitar 2 TB per detik dengan energi kurang dari 1 pikojoule per bit. Meski begitu, jadwal peluncuran komersial teknologi tersebut belum dipastikan.
Masa Depan Teknologi Memori dengan Wafer Bonding dan High NA EUV
Rencana inovasi memori yang diperkenalkan Micron mencerminkan transformasi signifikan dalam industri semikonduktor modern. Dengan menyiapkan penerapan wafer bonding pada generasi 1-epsilon dan High NA EUV untuk node berikutnya, perusahaan mencari pendekatan baru untuk memperbesar kapasitas memori ketika batas fisik semakin terasa. Selain pendekatan tersebut, Micron juga mengembangkan teknologi memori vertikal serta mengembangkan rancangan memori lanjutan untuk kecerdasan buatan dan pusat data. Meskipun jadwal komersialisasi beberapa inovasi belum diumumkan, perkembangan tersebut menunjukkan potensi masa depan TEKNOLOGI memori yang mengandalkan kombinasi manufaktur dan pengemasan canggih. Bagaimana menurut Anda pengaruh pengembangan memori generasi baru terhadap peningkatan kinerja sistem komputasi? Sampaikan pandangan Anda mengenai arah inovasi industri semikonduktor.
